LAPORAN AKHIR 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian  

6. Analisa  

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

    2.1 Alat

          a. Jumper

Gambar Jumper

        b. Modul De Lorenzo

Gambar Modul De Lorenzo

    2.2 Bahan

        a. Power DC

Gambar Power DC        

        b. Switch (SW-SPDT)

Gambar Switch

        c. Logic Probe

Gambar Logic Probe

3. Rangkaian Simulasi [Kembali]

• Gambar Rangkaian Percobaan 1 (a) 

Gambar rangkaian pada modul

Gambar rangkaian pada percobaan

• Gambar Rangkaian Percobaan 1 (b)

Gambar rangkaian pada modul

Gambar rangkaian pada percobaan

4. Prinsip Kerja Rangkaian [Kembali]

    Rangkaian pada gambar merupakan sebuah asynchronous binary counter yang bekerja dengan prinsip pembagian frekuensi clock secara bertingkat. Pada bagian awal, sinyal clock dari luar dimasukkan ke rangkaian DIV8 yang berfungsi sebagai pembagi 8. Artinya, jika clock masukan bernilai f, maka keluaran dari DIV8 memiliki frekuensi f/8. Selanjutnya, keluaran dari DIV8 digunakan sebagai clock untuk DIV5, sehingga frekuensi clock dibagi lagi menjadi f/40. Setelah itu, hasil dari DIV5 kembali dibagi oleh DIV2, sehingga frekuensi akhir pada keluaran menjadi f/80 dari clock masukan. Karena rangkaian ini tersusun secara bertingkat, maka setiap flip-flop tidak menerima clock secara serentak, melainkan diperoleh dari output tahap sebelumnya. Hal ini menyebabkan adanya waktu tunda propagasi pada perubahan output, sehingga disebut asynchronous counter atau ripple counter. Output H0 sampai H3 pada rangkaian menunjukkan hasil hitungan biner dari counter, yang bertambah sesuai pulsa clock yang masuk, dengan siklus penuh setelah mencapai kelipatan 80 pulsa masukan.

5. Video Rangkaian [Kembali]

• Percobaan 1 (a)

• Percobaan 1 (b)

6. Analisa [Kembali]

1. Analisa perbedaan hasil jurnal dan percobaan dari dua ic yg digunakan (div 16 dan div 10)

Jawab :

Pada percobaan ini digunakan dua jenis rangkaian pencacah, yaitu DIV16 dan DIV10. Secara teori, pencacah DIV16 akan menghitung biner dari 0 sampai 15, sedangkan DIV10 hanya menghitung sampai 9 kemudian kembali ke 0. Namun pada hasil percobaan, keluaran yang diperoleh tidak selalu sesuai dengan tabel teori karena kedua rangkaian bekerja dengan sistem ripple counter (asynchronous). Setiap flip-flop tidak berubah serentak, sehingga saat terjadi transisi clock muncul kondisi antara yang membuat tampilan output terlihat meloncat atau tidak runtut.

Selain itu, khusus untuk pencacah DIV10 terdapat logika reset otomatis ketika mencapai hitungan 10. Jika reset ini tidak tersinkronisasi dengan clock, hasil pencacah bisa menjadi tidak stabil atau melewatkan angka tertentu. Ditambah lagi, penggunaan tombol sebagai sumber clock tanpa rangkaian debounce menyebabkan satu kali tekan dapat menghasilkan lebih dari satu pulsa, sehingga hitungan tidak sesuai dengan teori. Dengan demikian, perbedaan antara hasil jurnal dan percobaan nyata terutama disebabkan oleh efek ripple delay, mekanisme reset pada DIV10, serta gangguan input clock.

2. Analisa perbedaan hasil jurnal dan percobaan dari percobaan 1a dan 1b

Jawab :

Pada percobaan 1a menggunakan IC 7493, secara teori counter akan menghitung biner dari 0 sampai 15 secara berurutan. Namun pada praktik, urutan yang terbaca tidak selalu sama dengan tabel teori. Hal ini terjadi karena 7493 bekerja sebagai asynchronous counter, sehingga setiap flip-flop berubah secara berantai dan menimbulkan delay propagasi. Akibatnya, saat transisi clock muncul kondisi antara yang membuat output terlihat melompat-lompat dan tidak sesuai dengan urutan ideal.

Sementara itu, pada percobaan 1b dengan IC 74LS90, secara teori rangkaian hanya menghitung 0 sampai 9 lalu kembali ke 0. Akan tetapi pada percobaan nyata, hasil tidak selalu berhenti di 9 dan kadang urutannya tidak stabil. Penyebabnya adalah mekanisme reset otomatis pada 74LS90 yang bekerja secara asynchronous, serta adanya debounce pada tombol yang digunakan sebagai clock, sehingga satu kali tekan bisa terbaca sebagai beberapa pulsa. Dengan demikian, perbedaan hasil jurnal dan percobaan terutama berasal dari sifat dasar asynchronous counter dan faktor praktis seperti propagasi delay, reset, dan noise pada tombol.

7. Link Download [Kembali]

• Download File Jurnal Modul 3 klik disini
• Link Video Rangkaian 1 (a) klik disini
• Link Video Rangkaian 1 (b) klik disini
• Download Datasheet 74LS90 disini
• Download Datasheet 7493 disini
• Download Datasheet Clock disini
• Download Datasheet Logicprobe disini
• Download Datasheet SPDT disini